This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

CLIPPEDIMAGE= JP409293822A

PAT-NO: JP409293822A

DOCUMENT-IDENTIFIER: JP 09293822 A

TITLE: SEMICONDUCTOR DEVICE WITH LEAD FRAME FOR POWER

SOURCE ONLY

PUBN-DATE: November 11, 1997

INVENTOR-INFORMATION:

NAME

YANO, HIROYUKI

ASSIGNEE-INFORMATION:

NAME

SEIKO EPSON CORP

COUNTRY N/A

APPL-NO: JP08105312

APPL-DATE: April 25, 1996

INT-CL (IPC): H01L023/50; H01L021/60

ABSTRACT:

PROBLEM TO BE SOLVED: To reduce the number of power source pins, increase the number of semiconductor signal pins, and reduce the size and cost of a semiconductor package.

SOLUTION: A metal lead frame for use in assembling of a semiconductor device has a lead frame 101 for VDD power source only and a semiconductor supporting lead frame 102 also used for a VSS power source. A semiconductor device 103 is adhered to an insulation adhesive to the latter lead frame 102. The former lead frame 101 is located vertically above an electric signal transmitting lead frame 108 and formed as a ring surrounding the periphery of the semiconductor device 103. Owing to this structure, any semiconductor pad

can be connected through a binding wire to the power-only lead frame.

COPYRIGHT: (C)1997, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出頭公房基份

特開平9-293822

(43)公開日 平成9年(1997)11月11日


		,								
(51) lot.Cl.* H01L 23/5	練別記号	疗內整理番号	FI HO1L	FI H01L 23/50			技術表示値所 X K			當所
21/60	3 0 1		21/60 3 0 1 B		В					
			審査前	求	未請求	前求項	の数4	OL	(余 4	貞)
(21)出版書号 特圖平8-105312		(71)出事	(71)出版人 000002369 セイコーエプソン株式会社 東京都新宿区西新宿2丁目4番1号							
(22)出題日	平成8年(1996)4	平成8年(1996)4月25日			欠野		≠03 T	目3番		2イコ
			(74) (1)	人	弁理士	鈴木	本三郎	U1	1名)	
			1							

(54) [発明の名称] 電源専用リードフレーム付半等体装置

(57)【要約】

【解決手段】半導体装置の組立に使用する金属製リード フレームにおいて、VDD電源専用リードフレーム10 1とVSS電源兼用半導体支持リードフレーム102を 設けた。VSS電源兼用半導体支持リードフレーム10 2の上には、半導体装置103が絶縁性の接着剤によつ て張り付けてある。またVDD電源専用リードフレーム 101は、電気信号伝達用リードフレーム108の垂直 上方向に位置し、半導体装置103の周辺を囲むように 輪を形成して配置されている。この構造により、どの半 導体パッドからでもボンディングワイヤーによって電源 専用リードフレームに接続することができる。

【効果】電源ピン数の減少、半導体信号ピンの増加、半 導体パッケージの小型化、コストの減少を得ることが出 来る.



1

【特許請求の範囲】

【請求項1】半導体装置の組立に使用する金属製リード フレームにおいて、半導体装置を支える電源兼用半導体 支持リードフレームと電気信号を伝達するためのリード フレームと電源専用リードフレームとからなり、半導体 装置を支えるリードフレームと半導体装置とを電気的に 接続するボンディングワイヤーによって接続され、電気 信号を伝達するためのリードフレームはボンディングワ イヤーによって半導体装置のパッド部分と電気的に投続 され、さらに電波専用リードフレームは、電気信号を伝 達するためのリードフレームの垂直上方向に位置し、垂 直上方向から見たとき、半導体装置の周辺を囲むように 輪を形成したリードフレームを配置したことを特徴とす る電源専用リードフレーム付半等体装置。

【請求項2】前記電源専用リードフレームが前記電気信 号を伝達するためのリードフレームの垂直下方向に位置 することを特徴とする請求項 1 記載の電源専用リードフ レーム付半導体装置。

【請求項3】前記電源専用リードフレームが前記半導体 装置の1辺以上ととなり合うような棒状としたリードフ 20 レームを配置したことを特徴とする請求項1記載の電源 専用リードフレーム付半等体装置。

【請求項4】前記電源専用リードフレーム、または前記 電源兼用半導体支持リードフレームと前記半導体装置の 電道パッド以外のパッドとをボンディングワイヤーによ って電気的に接続したことを特徴とする請求項1記載の 電源専用リードフレーム付半等体装置。

【発明の詳細な説明】

[0001]

【発明の民する技術分野】本発明は、半導体装置の組立 30 に使用するリードフレームに関する。

[0002]

【従来の技術】従来の半導体装置の組立に使用するリー ドフレームを、図2により説明する。図2は、従来の・・ 実施例の半導体装置を示しており、201はVDD電源 リードフレーム、202はVSS電源リードフレームで あり、この例では電源用として使っている。204は半 導体装置、203は半導体装置支持用リードフレーム。 205はポンディングワイヤー、206はVDD電源パ ッド、207はVSS電源パッドであり、半導体装置2 0.4は半等体支持用リードフレームに接着し固定してあ る。また、VDD電源リードフレーム201はポンディ ングワイヤー 205によってVDD電源パッド 206に 電気的に接続している。これにより、半導体装置204 にVDD電源を供給している。同様にVSS電源リード フレーム202はボンディングワイヤー205によっ て、VSS電源パッド207に電気的に接続される。こ れによりVSS電源を半等体装置204に供給してい る。209は電気信号伝達用リードフレーム、208は 信号パッドであり、電気信号伝達用リードフレーム20 50 2

9はポンディングワイヤー205によって信号パッド2 0.8に電気的に接続されている。これにより、電気信号 を半導体装置204に入力あるいは出力する事が出来

[0003]

【発明が解決しようとする課題】上記の従来の半導体装 置の組立に使用するリードフレームは、一つの電源パッ ドに対して一つのリードフレームを必要としていたた め、電源ピンが電源パッド分だけ必要となり、ピン数の 増加、半導体パッケージの大型化、組立コストの増加を まわくという課題を有する。

【0004】また、半導体装置を安定して動作させるた めにはどうしても複数電源ピンを設ける必要が生じ、電 源ピン数を減らすことが難しかった。

【0005】そこで、本発明はこのような課題を解決す るもので、その目的とするところは、電源ピン数を増加 させる事なく、半導体装置を安定動作させるところにあ る.

[0006]

【課題を解決するための手段】本発明の電源専用リード フレーム付半導体装置は、半導体装置の組立に使用する 金属製リードフレームにおいて、半導体装置を支える電 源兼用半導体支持リードフレームと電気信号を伝達する ためのリードフレームと電源専用リードフレームとから なり、半導体装置を支えるリードフレームと半等体装置 とを電気的に接続するボンディングワイヤーによって接 続され、電気信号を伝達するためのリードフレームはボ ンディングワイヤーによって半導体装置のパッド部分と 電気的に接続され、さらに電源専用リードフレームは、 電気信号を伝達するためのリードフレームの垂直上方向 に位置し、半導体装置の周辺を囲むように輪を形成した リードフレームを配置したことを特徴とする。

[0007]

【発明の実施の形態】以下、本発明の一実施例を図面に より説切する。

【0008】図1は、木発明の一実施例における電源専 用リードフレーム付半導体装置を示しており、101は VDD電源専用リードフレーム、108は電気信号伝達 用リードフレーム、102はVSS電源兼用半導体支持 リードフレーム、103は半導体装置であり、半導体装 置103はVSS電波兼用半導体支持リードフレーム1 0.2の上に絶縁性の接着剤によつて絶縁するように張り 付けてある。また、VDD電源専用リードフレーム10 1は、電気信号伝達用リードフレーム108の垂直上方 向に位置し、半導体装置103の周辺を囲むように輪を 形成して配置されている。さらに図1に示したVDD電 源専用リードフレーム 101の右上、左下へのびる部分 はVDD電源ピンとして半導体パッケージの外に出き れ、なおかつ、VDD電源専用リードフレーム101を 支える役割を果たす。107はVDD電源バッド、10

4はボンディングワイヤーであり、VDD電源パッド1 07はボンディングワイヤー104によってVDD電源 専用リードフレーム101に電気的に接続される。これ により半導体装置103にVDD電源が供給される。1 06はVSS電源パッド、105はポンディングワイヤ ーであり、VSS電源パッド106はポンディングワイ ヤー105によって、VSS電源兼用半導体支持リード フレーム102に電気的に接続される。これにより、半 導体装置103にVSS電源が供給される。半導体装置 103はVSS電源パッド106及び、VDD電源パッ ド107が多くあればあるほど安定動作し有利になる。 前述した構造にしたためVDD電源専用リードフレーム 101およびVSS電源兼用半導体支持リードフレーム 102に対して複数ボンディングでき、なおかつ他のボ ンディングワイヤーと按触しないように按続することが

出来る. 【0009】また、109は電気信号入力パッドであ り、電気信号入力パッド 109を電気信号伝達用リード フレームではなく、VDD電源専用リードフレーム10 1およびVSS電源兼用半導体支持リードフレーム10 20 2ヘポンディングワイヤー110を使って接続すること により、半導体装置の一部分のみを活性化させたり、半 導体装置の機能を変更するのに使用することができる。 【0010】なお、本実施例ではVDD電源専用リード フレーム101の形状が半導体装置の周辺を囲むように 輪を形成しているが、半導体装置の1辺以上ととなり合 うような棒状としたVDD電源専用リードフレームで も、同様の効果を得ることが出来る。

[0011]

【発明の効果】以上述べたように、本発明によれば半導 30 205 体装置の周囲に電源専用リードフレームを備えたことに より、どのパッドからでもボンディングワイヤーによっ て電源のリードフレームに接続することができ、電源ビ

ンが一対であっても複数の電源パッドに接続することが 出来る。これにより半導体装置の安定動作に寄与するこ とが出来る。さらに電源ピンを複数設ける必要が無いた め、半導体パッケージの小型化、低コスト化に寄与する 事が出来る。

【0012】また、電気信号入力パッドをVDD、およ びVSSに接続することにより、半導体装置の一部分の みを活性化させたり、半導体装置の機能を変更すること が可能となり、機能確認の為だけに端子を設ける必要が 10 無くなると言う効果も有する。

【図面の簡単な説明】

【図1】本発明の一実施例を垂直上方向から見た電源等 用リードフレーム付半導体装置の簡略化した平面図。

【団2】従来の半導体装置の簡略化した平面図。 「符号の説明】

【符号の	説明)	markett fil	いし、ドフレーム
101		VD D電影等用	リリードフレーム ロボルスおリードフレ
102		VSS電網源用	半導体支持リードフレ
ーム			
103		半導体装置	エンニノングワイナ

104、105、110 ・・・ ボンディングワイヤ

_	
106	 VSS電源パッド
	un næskiku K
107	 VDD電源パッド

108・・・・ 電気信号伝達用リードフレーム

. . . 催気信号入力パッド 109 VDD電源リードフレーム 201 VSS電源リードフレーム 202 . . .

半導体装置支持用リードフレーム 203


. . . 半導体装置 204

ボンディングワイヤー

VDD電源パッド 206 . . . 207 ··· VSS電源パッド

208 ・・・ 信号パッド

4



궁계폭러 97-72358 1/2

●대한민국특허청(KCR) ●공 개 특 허 공 보(A)

Olal Cl. II OI L 23/50

제 2658 호

실사정구 : 있은

◎품계인자 1997. 11. 7◎출원인자 1996. 4. 1

●금개번호 97-72358●글린번호 96- 9774

☞ 한 인 아닝산업 무식회사 대표이가 와 인 신

시물록별시 성동구 성수 2가 280-8 (수 : 193-120)

40 백리인 범리사 서 마 규

(전 2 전)

❷ 반도체패키지의 제조빙법 및 구조

② 장 의


본 발명은 반도체제키기의 제조방법 및 구조에 관한 것으로, 반도계설의 '저면을 의부로 노순시켜 피트통작시 발생되는 얼당숨의 효과를 국대화하여 패키지의 수명을 면장시키고, 신화성을 합성시킬은 불문, 패키지의 불병 부 의혹에 위치한 되드는 정단하고, 골임부 대축에 의치한 리드는 그 저면을 의부로 노출시켜 마디보드에 실장 시 디도의 거면에서 신호전달을 하도록 할으로서 실장전체을 최소할 수 있는 반모계계키시이다. **국기록터 97-72358 2/2**

독허철구의 범위

- 1. 디수의 리드가 형성되고, 상기 다수의 리트 중인부에는 침탑재끈이 없는 리드프레임을 형성하는 반계와: 상기 리드프레임의 다수의 비느 중앙부에 한도제집을 위치시켜 와이어본명을 실시하는 단계와; 상기 와이어본 당된 디드, 반도제점 및 와이어를 외부터 산의 및 부칙으로부터 보호하기 위하여 몰당하는 단제와; 상기 단계 후에 몰당영역 외자에 위치한 리드를 절단하는 단계로 이루어진 것은 독실으로 하는 반도제제기지의 제조방법.
- 2. 거1합여 있어서, 상기 와이어본경우 배를 좋(Vacuum Hole)이 혈성된 허디블릭에 빈도재집을 위치시켜 상기 배큠 골드 공기를 ভ아들여 반도재집을 지지 고정하는 것을 특징으로 하는 반도대패키지의 제조방법.
- 3. 거1항에 있어서, 상기 불당단계는 예상 통지재통 사용하여 문당하는 것을 복장으로 하는 반도체패키지의 저 소방법.
- 4. 거)형 또는 3항에 있어서, 핵상 복지자를 사용하여 분당하기 전세 문당영역에 단불 형성하여 예상 봉지자 가 준에 넘치는 것을 방지하는 것을 독장으로 하는 반도자자기자의 제조방법.
- 5. 세1항에 있어서, 상기 물당단자는 물드 컴피운드를 사용하여 들당하는 것을 특징으로 하는 반도세계키지의 제조방법.
- 6. 거3합 또는 5항에 있어서, 상기 백상 봉지재 및 골드 처리구드로 물명 후, 150°C 이상의 고운에서 수시간 노국시켜 정확시키는 공정을 모합하는 것을 특징으로 하는 반도세력키지의 제조합법.
- 7. 게 1항에 있어서, 상기 반도체력키지의 저면에는 그라인도 (Grind) 를 실시하여 풀려쉬 (Flash) 를 세거하는 것을 독장으로 하는 반도계되키지의 서조방법.
- 8. 제1항에 있어서, 생기 물당엉뚝의 되자에 위치한 리드를 접단시 절단은 용이하게 하기 위하여 절단되는 부위의 리도에 노치(Notch)를 명성함은 투장으로 하는 단노제대기지의 제조방법.
- 9. 서번이 외부로 직접 노슬되는 반도체칭과; 상기 반도체칭의 외축에 위치되고 운당영역을 벗어나지 않으며 지번이 의꾸로 노출되어 저번에서 신호의 입출력이 이루어지는 다수의 리도막; 상기 반도체원과 리드를 연결시 최주는 악이어와; 상기 반도체원, 리드 및 악이어를 외우 환경으로부터 보호하기 위하여 물명된 역상 봉지채 또는 정의순드로 구성된 것을 특징으로 하는 반도체제기지의 구조.
- 10. 제9함에 있어서, 상기 문당된 예상 봉기재 및 전파온드는 리드 및 반도체장의 상부로만 돌당된 것을 복장으로 하는 반도제되키지의 구소.
- 11. 제9밖에 있어서, 상기 반도서패키지의 지면에는 둘째러(Flash)의 제거를 위해 그라인트(Grind) 된 것을 특징으로 하는 반도세계키지의 구조
- 12. 저용함에 있어서, 디드프레임의 나수의 리드 중앙부에는 침발재판이 없는 것을 복장으로 하는 반도체패인 저희 구조. .

배 광고사항: 쥐츠끝인 내용에 의하여 공개하는 것임.

도면의 긴단한 설명



- 90 -

등계폭러 97-72358 1/2

☞대한민국특허청(KCR) ☞공 개 특 허 공 보(A)

11 01 L 23/50

제 2658 호

◎국제인자 1997.]]. 7
◎출원인차 1996. 4. 1

● 경개번호 97-72358 ● 경기 전호 연구 9774

실사청구 : 있음

の 발 및 자 허 명 육 경기도 설날시 분당구 수내동 55 롯데이파트 132·1504

② 출 원 인 아님산업 무식회사 대표이가 황 인 신

시물특별시 성공구 성수 2가 280-8 (수:133-120)

여 대리인 범리사 서 만 ㅠ

(전 2 전)

❷ 반도체패키지의 제조빙법 및 구조

본 발명은 반도체제키기의 제조방법 및 구조에 관한 것으로, 반도개최의 겨면을 외부로 노춘시켜 피트통작시 발생되는 영당순의 효과를 국대파하여 패키지의 수명을 연장시키고, 신의성은 합성시킬은 불론, 패키지의 용병 부 의혹에 위치한 되드는 정단하고, 골딩부 내수에 위치한 리드는 그 처면은 외부로 노출시켜 마디보드에 실망 시 티도의 저면에서 신호현당을 하도록 함으로서 실장면적을 최소할 수 있는 반보계세키시이다. **삼기록터 97-72358 2/2**

독히철구의 범위

- 1. 디수의 리드가 형성되고, 상기 다수의 리드 중인부에는 정말재끈이 없는 리드프레임을 형성하는 단계와: 상기 리드프레임의 다수의 디느 중앙부에 한도제집을 위치시켜 와이어본당을 실시하는 단계와; 상기 와이어본 당된 디드, 만도제점 및 와이어를 외부의 산회 및 부칙으로부터 보호하기 위하여 운당하는 단제와; 상기 단계 후에 몰당영역 외자에 위치한 리드를 절단하는 단계로 이루어진 것은 특성으로 하는 반도제제키지의 제조방법.
- 2. 거」함에 있어서, 상기 와이어본당은 배를 속(Vacuum Hole)이 형성된 허디블릭에 반도재권을 위치시켜 상기 배함 골로 공기를 필하들여 반도재권을 지지 고정하는 것을 투장으로 하는 반도돼피키지의 제조방법.
- 3. 거1항에 있어서, 상기 불당단계는 액상 통지재품 사용하여 문당하는 것을 목장으로 하는 반도체패키지의 저소방법.
- 4. 거)형 또는 3항에 있어서, 역상 봉지자를 시용하여 불당하기 전에 몰당영역에 만을 협성하여 예상 봉지재가 된 당기 넘치는 것을 방지하는 것을 독장으로 하는 반노제되기지의 제조합법.
- 5. 세1항에 있어서, 상기 물당단자는 물드 침과은드를 사용하여 들당하는 것을 특징으로 하는 반도재재키지의 제고방법.
- 6. 저3합 또는 5합에 있어서, 상기 백상 봉지재 및 골드 처리운드로 물명 후, 150℃ 이상의 고온에서 수시간 노국시켜 정착시키는 긍정을 포함하는 것을 특징으로 하는 반도세백키지의 제조방법.
- 7. 제1항에 있어서, 상기 반도체력키지의 저면에는 그라인도 (Grind)을 실시하여 품대쉬 (Flash)을 제거하는 것을 독장으로 하는 반도계대키지의 제조합법.
- 8. 제1함에 있어서, 경기 물당영역의 의각에 위치한 리트를 접단시 절단은 용이하게 하기 위하여 절단되는 무위의 리도에 노치(Notch)를 형성함은 투장으로 하는 만노제대키지의 계조방법.
- 9. 서면이 외부로 직접 노출되는 반도계칭과; 상기 반도체칭의 외축에 위치되고 운당영역을 벗어나지 않으며 지면이 외부로 노출되어 저면에서 신호의 입출력이 이루어지는 다수의 리도와: 상기 반도체원과 리드를 연결시 켜주는 와이어와: 상기 반도체원, 리드 및 와이어를 외부 환경으로부터 보호하기 위하여 공립된 액상 봉지재 또는 컴파운드로 구성된 것을 특징으로 하는 반도체제기지의 구조.
- 10. 저9함에 있어서, 상기 물당된 예상 통기대 및 원파운드는 리드 및 반도체장의 상부로만 불당된 것을 목정으로 하는 반도체제키지의 구소.
- 11. 제9밖에 있어서, 상기 반도세계기지의 자면에는 통제서(Flach)의 제기를 위해 그라인도(Grind) 된 것을 특징으로 하는 반도세계기지의 구조
- 12. 제9항에 있어서, 디드프레일의 나수의 디드 중앙부에는 침발재판이 없는 것을 특징으로 하는 반도체패의 지의 구조. .

뭐 광고사항: 쥐츠들된 내용에 의하여 공개하는 것임.

도면의 긴단한 설명

